PCI-SIG সংস্থা PCIe 6.0 স্পেসিফিকেশন স্ট্যান্ডার্ডের v1.0 সংস্করণটির আনুষ্ঠানিক প্রকাশ ঘোষণা করেছে এবং এর সমাপ্তি ঘোষণা করেছে।
প্রচলিত ধারা বজায় রেখে, ব্যান্ডউইথের গতি দ্বিগুণ হয়ে x16-এ 128GB/s (একমুখী) পর্যন্ত হচ্ছে, এবং যেহেতু PCIe প্রযুক্তি ফুল-ডুপ্লেক্স দ্বিমুখী ডেটা প্রবাহ সমর্থন করে, তাই মোট দ্বিমুখী থ্রুপুট হলো 256GB/s। পরিকল্পনা অনুযায়ী, স্ট্যান্ডার্ডটি প্রকাশের ১২ থেকে ১৮ মাস পর, অর্থাৎ প্রায় ২০২৩ সালের মধ্যে, এর বাণিজ্যিক সংস্করণ আসবে এবং তা প্রথমে সার্ভার প্ল্যাটফর্মে হওয়া উচিত। PCIe 6.0 দ্রুততম সময়ে এই বছরের শেষের দিকে আসবে, যার ব্যান্ডউইথ হবে 256GB/s।
প্রযুক্তিটির কথায় আসা যাক, PCIe-এর প্রায় ২০ বছরের ইতিহাসে PCIe 6.0-কে সবচেয়ে বড় পরিবর্তন হিসেবে বিবেচনা করা হয়। সত্যি বলতে, PCIe 4.0/5.0 হলো 3.0-এরই একটি সামান্য পরিমার্জন, যেমন NRZ (নন-রিটার্ন-টু-জিরো)-ভিত্তিক 128b/130b এনকোডিং।
PCIe 6.0 PAM4 পালস AM সিগন্যালিং এবং 1B-1B কোডিং-এ স্থানান্তরিত হয়েছে। একটি একক সিগন্যাল চারটি এনকোডিং (00/01/10/11) অবস্থায় থাকতে পারে, যা পূর্বের তুলনায় দ্বিগুণ এবং এটি ৩০ গিগাহার্টজ পর্যন্ত ফ্রিকোয়েন্সি সমর্থন করে। তবে, যেহেতু PAM4 সিগন্যাল NRZ-এর চেয়ে বেশি ভঙ্গুর, তাই লিঙ্কের সিগন্যাল ত্রুটি সংশোধন করতে এবং ডেটার অখণ্ডতা নিশ্চিত করতে এতে FEC (ফরওয়ার্ড এরর কারেকশন) ব্যবস্থা যুক্ত করা হয়েছে।
PAM4 এবং FEC ছাড়াও, PCIe 6.0-এর সর্বশেষ প্রধান প্রযুক্তি হলো লজিক্যাল লেভেলে FLIT (ফ্লো কন্ট্রোল ইউনিট) এনকোডিং-এর ব্যবহার। প্রকৃতপক্ষে, PAM4 ও FLIT কোনো নতুন প্রযুক্তি নয়; 200G+ আল্ট্রা-হাই-স্পিড ইথারনেটে এগুলো অনেক আগে থেকেই ব্যবহৃত হয়ে আসছে। PAM4-এর ব্যাপক প্রসারে ব্যর্থ হওয়ার কারণ হলো এর ফিজিক্যাল লেয়ারের খরচ অত্যধিক।
এছাড়াও, PCIe 6.0 পূর্ববর্তী সংস্করণের সাথে সামঞ্জস্যপূর্ণ থাকে।
ঐতিহ্য অনুসারে PCIe 6.0 তার I/O ব্যান্ডউইথ দ্বিগুণ করে 64GT/s-এ উন্নীত করেছে, যা প্রকৃত PCIe 6.0X1-এর 8GB/s একমুখী ব্যান্ডউইথ, PCIe 6.0×16-এর 128GB/s একমুখী ব্যান্ডউইথ এবং PCIe 6.0×16-এর 256GB/s দ্বিমুখী ব্যান্ডউইথের ক্ষেত্রে প্রযোজ্য। বর্তমানে বহুল ব্যবহৃত PCIe 4.0 x4 SSD-গুলোর জন্য এটি করতে শুধুমাত্র PCIe 6.0 x1-এর প্রয়োজন হবে।
PCIe 6.0, PCIe 3.0-এর যুগে প্রবর্তিত 128b/130b এনকোডিং অব্যাহত রাখবে। মূল CRC ছাড়াও, এটি লক্ষণীয় যে নতুন চ্যানেল প্রোটোকলটি ইথারনেট এবং GDDR6x-এ ব্যবহৃত PAM-4 এনকোডিংও সমর্থন করে, যা PCIe 5.0 NRZ-কে প্রতিস্থাপন করেছে। একই সময়ে একটি চ্যানেলে আরও বেশি ডেটা প্যাক করা যায়, সেইসাথে ফরওয়ার্ড এরর কারেকশন (FEC) নামে পরিচিত একটি লো-ল্যাটেন্সি ডেটা এরর কারেকশন মেকানিজম রয়েছে, যা ব্যান্ডউইথ বৃদ্ধিকে সম্ভবপর ও নির্ভরযোগ্য করে তোলে।
অনেকেই প্রশ্ন করতে পারেন, PCIe 3.0 ব্যান্ডউইথ তো প্রায়শই ব্যবহৃত হয় না, তাহলে PCIe 6.0 দিয়ে কী হবে? কৃত্রিম বুদ্ধিমত্তাসহ ডেটা-নির্ভর অ্যাপ্লিকেশনগুলোর সংখ্যা বৃদ্ধির কারণে, পেশাদার বাজারে গ্রাহকদের কাছে দ্রুততর ট্রান্সমিশন রেটযুক্ত IO চ্যানেলের চাহিদা ক্রমশ বাড়ছে। PCIe 6.0 প্রযুক্তির উচ্চ ব্যান্ডউইথ অ্যাক্সিলারেটর, মেশিন লার্নিং এবং HPC অ্যাপ্লিকেশনের মতো উচ্চ IO ব্যান্ডউইথ প্রয়োজন এমন পণ্যগুলোর পারফরম্যান্সকে সম্পূর্ণরূপে উন্মোচন করতে পারে। PCI-SIG ক্রমবর্ধমান অটোমোটিভ শিল্প থেকেও সুবিধা লাভের আশা করছে, যা সেমিকন্ডাক্টরের জন্য একটি গুরুত্বপূর্ণ ক্ষেত্র। PCI-স্পেশাল ইন্টারেস্ট গ্রুপ একটি নতুন PCIe টেকনোলজি ওয়ার্কিং গ্রুপ গঠন করেছে, যার মূল লক্ষ্য হলো অটোমোটিভ শিল্পে PCIe প্রযুক্তির ব্যবহার কীভাবে বাড়ানো যায় তা খতিয়ে দেখা, কারণ এই ইকোসিস্টেমে ব্যান্ডউইথের চাহিদা বৃদ্ধি সুস্পষ্ট। তবে, যেহেতু মাইক্রোপ্রসেসর, GPU, IO ডিভাইস এবং ডেটা স্টোরেজ ডেটা চ্যানেলের সাথে সংযুক্ত হতে পারে এবং পিসিকে PCIe 6.0 ইন্টারফেসের সাপোর্ট পেতে হয়, তাই মাদারবোর্ড নির্মাতাদের উচ্চ-গতির সিগন্যাল পরিচালনা করতে সক্ষম ক্যাবলের ব্যবস্থা করার ক্ষেত্রে অতিরিক্ত সতর্ক থাকতে হবে এবং চিপসেট নির্মাতাদেরও প্রাসঙ্গিক প্রস্তুতি নিতে হবে। ইন্টেলের একজন মুখপাত্র ডিভাইসগুলিতে কখন PCIe 6.0 সাপোর্ট যুক্ত করা হবে তা বলতে রাজি হননি, তবে নিশ্চিত করেছেন যে কনজিউমার অ্যাল্ডার লেক এবং সার্ভার সাইডের স্যাফায়ার র্যাপিড ও পন্টে ভেকিও PCIe 5.0 সাপোর্ট করবে। এনভিডিয়াও PCIe 6.0 কখন চালু করা হবে তা বলতে রাজি হয়নি। তবে, ডেটা সেন্টারের জন্য ব্লুফিল্ড-৩ ডিপিইউ ইতিমধ্যেই PCIe 5.0 সাপোর্ট করে; PCIe স্পেক শুধুমাত্র ফিজিক্যাল লেয়ারে যে ফাংশন, পারফরম্যান্স এবং প্যারামিটারগুলি প্রয়োগ করা প্রয়োজন তা নির্দিষ্ট করে, কিন্তু সেগুলি কীভাবে প্রয়োগ করতে হবে তা নির্দিষ্ট করে না। অন্য কথায়, নির্মাতারা কার্যকারিতা নিশ্চিত করার জন্য তাদের নিজস্ব প্রয়োজন এবং বাস্তব পরিস্থিতি অনুযায়ী PCIe-এর ফিজিক্যাল লেয়ারের কাঠামো ডিজাইন করতে পারে! ক্যাবল নির্মাতারা আরও বেশি জায়গা নিয়ে কাজ করতে পারে!
পোস্ট করার সময়: ০৪-০৭-২০২৩
