PCIe 5.0 স্পেসিফিকেশনের পরিচিতি

• PCIe 5.0 স্পেসিফিকেশনের পরিচিতি

PCIe 4.0 স্পেসিফিকেশনটি ২০১৭ সালে সম্পন্ন হয়েছিল, কিন্তু AMD-এর 7nm Rydragon 3000 সিরিজ আসার আগে পর্যন্ত এটি কনজিউমার প্ল্যাটফর্মগুলোতে সমর্থিত ছিল না এবং এর আগে শুধুমাত্র সুপারকম্পিউটিং, এন্টারপ্রাইজ-ক্লাস হাই-স্পিড স্টোরেজ এবং নেটওয়ার্ক ডিভাইসের মতো পণ্যগুলিতেই PCIe 4.0 প্রযুক্তি ব্যবহৃত হতো। যদিও PCIe 4.0 প্রযুক্তি এখনও ব্যাপকভাবে প্রয়োগ করা হয়নি, PCI-SIG সংস্থাটি দীর্ঘদিন ধরে আরও দ্রুত PCIe 5.0 তৈরি করছে, যার সিগন্যাল রেট বর্তমান 16GT/s থেকে দ্বিগুণ হয়ে 32GT/s হয়েছে, ব্যান্ডউইথ 128GB/s পর্যন্ত পৌঁছাতে পারে এবং এর সংস্করণ 0.9/1.0 স্পেসিফিকেশন সম্পন্ন হয়েছে। PCIe 6.0 স্ট্যান্ডার্ড টেক্সটের v0.7 সংস্করণ সদস্যদের কাছে পাঠানো হয়েছে এবং স্ট্যান্ডার্ডটির উন্নয়ন সঠিক পথেই এগোচ্ছে। PCIe 6.0-এর পিন রেট বাড়িয়ে 64 GT/s করা হয়েছে, যা PCIe 3.0-এর চেয়ে ৮ গুণ বেশি, এবং x16 চ্যানেলে এর ব্যান্ডউইথ 256GB/s-এর চেয়েও বেশি হতে পারে। অন্য কথায়, PCIe 3.0 x8-এর বর্তমান গতি অর্জন করতে মাত্র একটি PCIe 6.0 চ্যানেলের প্রয়োজন হয়। v0.7-এর ক্ষেত্রে, PCIe 6.0 পূর্বে ঘোষিত বেশিরভাগ বৈশিষ্ট্যই অর্জন করেছে, তবে এর বিদ্যুৎ খরচ এখনও আরও উন্নত করা বাকি।এবং এই স্ট্যান্ডার্ডে নতুনভাবে L0p পাওয়ার কনফিগারেশন গিয়ার চালু করা হয়েছে। অবশ্যই, ২০২১ সালের ঘোষণার পর, PCIe 6.0 দ্রুততম সময়ে ২০২৩ বা ২০২৪ সালে বাণিজ্যিকভাবে উপলব্ধ হতে পারে। উদাহরণস্বরূপ, PCIe 5.0 ২০১৯ সালে অনুমোদন পেয়েছিল, এবং কেবল এখন এর প্রয়োগের ক্ষেত্র তৈরি হয়েছে।

পূর্ববর্তী স্ট্যান্ডার্ড স্পেসিফিকেশনগুলোর তুলনায় PCIe 4.0 স্পেসিফিকেশন অপেক্ষাকৃত দেরিতে এসেছে। PCIe 4.0 চালু হওয়ার ৭ বছর পর, ২০১০ সালে PCIe 3.0 স্পেসিফিকেশন চালু হয়েছিল, তাই PCIe 4.0 স্পেসিফিকেশনের আয়ুষ্কাল স্বল্প হতে পারে। বিশেষ করে, কিছু ভেন্ডর PCIe 5.0 PHY ফিজিক্যাল লেয়ার ডিভাইস ডিজাইন করা শুরু করেছে।

PCI-SIG সংস্থা আশা করছে যে এই দুটি স্ট্যান্ডার্ড আরও কিছুকাল সহাবস্থান করবে, এবং PCIe 5.0 প্রধানত উচ্চ থ্রুপুট চাহিদাসম্পন্ন হাই-পারফরম্যান্স ডিভাইস, যেমন AI-এর জন্য GPU, নেটওয়ার্ক ডিভাইস ইত্যাদির জন্য ব্যবহৃত হয়। এর অর্থ হলো, ডেটা সেন্টার, নেটওয়ার্ক এবং HPC পরিবেশে PCIe 5.0-এর আবির্ভাবের সম্ভাবনা বেশি। ডেস্কটপের মতো কম ব্যান্ডউইথের চাহিদাসম্পন্ন ডিভাইসগুলো PCIe 4.0 ব্যবহার করতে পারে।

PCIe 5.0-এর ক্ষেত্রে, 128/130 এনকোডিং ব্যবহার করেই সিগন্যাল রেট PCIe 4.0-এর 16GT/s থেকে বাড়িয়ে 32GT/s করা হয়েছে এবং x16 ব্যান্ডউইথ 64GB/s থেকে বাড়িয়ে 128GB/s করা হয়েছে।

ব্যান্ডউইথ দ্বিগুণ করার পাশাপাশি, PCIe 5.0 আরও কিছু পরিবর্তন এনেছে, যেমন সিগন্যাল ইন্টিগ্রিটি উন্নত করার জন্য এর বৈদ্যুতিক নকশার পরিবর্তন, PCIe-এর সাথে ব্যাকওয়ার্ড কম্প্যাটিবিলিটি এবং আরও অনেক কিছু। এছাড়াও, PCIe 5.0-কে এমন নতুন স্ট্যান্ডার্ড দিয়ে ডিজাইন করা হয়েছে যা দীর্ঘ দূরত্বে ল্যাটেন্সি এবং সিগন্যাল অ্যাটেনুয়েশন হ্রাস করে।

PCI-SIG সংস্থাটি এই বছরের প্রথম ত্রৈমাসিকে স্পেসিফিকেশনের ১.০ সংস্করণটি সম্পন্ন করবে বলে আশা করছে, কিন্তু তারা স্ট্যান্ডার্ড তৈরি করতে পারলেও টার্মিনাল ডিভাইস কখন বাজারে আসবে তা নিয়ন্ত্রণ করতে পারে না। আশা করা হচ্ছে যে, প্রথম PCIe 5.0 ডিভাইসগুলো এই বছরই বাজারে আসবে এবং ২০২০ সালে আরও পণ্য আসবে। তবে, আরও বেশি গতির প্রয়োজনীয়তা এই স্ট্যান্ডার্ড সংস্থাকে পরবর্তী প্রজন্মের PCI Express সংজ্ঞায়িত করতে উৎসাহিত করেছে। PCIe 5.0-এর লক্ষ্য হলো সম্ভাব্য স্বল্পতম সময়ে স্ট্যান্ডার্ডের গতি বৃদ্ধি করা। তাই, অন্য কোনো উল্লেখযোগ্য নতুন বৈশিষ্ট্য ছাড়াই PCIe 5.0-কে কেবল PCIe 4.0 স্ট্যান্ডার্ডের গতি বাড়ানোর জন্য ডিজাইন করা হয়েছে।

উদাহরণস্বরূপ, PCIe 5.0 PAM 4 সিগন্যাল সমর্থন করে না এবং এতে শুধুমাত্র সেই নতুন বৈশিষ্ট্যগুলো অন্তর্ভুক্ত রয়েছে যা PCIe স্ট্যান্ডার্ডকে সম্ভাব্য স্বল্পতম সময়ে 32 GT/s সমর্থন করতে সক্ষম করে।

হার্ডওয়্যার চ্যালেঞ্জ

PCI Express 5.0 সমর্থন করার জন্য একটি পণ্য প্রস্তুত করার প্রধান চ্যালেঞ্জটি চ্যানেল দৈর্ঘ্য সম্পর্কিত হবে। সিগন্যালের হার যত দ্রুত হবে, পিসি বোর্ডের মাধ্যমে প্রেরিত সিগন্যালের ক্যারিয়ার ফ্রিকোয়েন্সি তত বেশি হবে। দুই ধরনের বাহ্যিক ক্ষতি প্রকৌশলীদের PCIe সিগন্যাল প্রচারের পরিধিকে সীমিত করে:

· ১. চ্যানেলের ক্ষয়

২. পিন, কানেক্টর, থ্রু-হোল এবং অন্যান্য কাঠামোর ইম্পিডেন্সের অসামঞ্জস্যতার কারণে চ্যানেলে সৃষ্ট প্রতিফলন।

PCIe 5.0 স্পেসিফিকেশন ১৬ গিগাহার্টজ-এ -৩৬ডিবি অ্যাটেনুয়েশন সহ চ্যানেল ব্যবহার করে। এই ১৬ গিগাহার্টজ ফ্রিকোয়েন্সিটি ৩২ জিটি/এস ডিজিটাল সিগন্যালের নাইকুইস্ট ফ্রিকোয়েন্সিকে নির্দেশ করে। উদাহরণস্বরূপ, যখন PCIe 5.0 সিগন্যাল শুরু হয়, তখন এর একটি সাধারণ পিক-টু-পিক ভোল্টেজ ৮০০ মিলিভোল্ট হতে পারে। তবে, প্রস্তাবিত -৩৬ডিবি চ্যানেলের মধ্য দিয়ে যাওয়ার পর, একটি ওপেন আই-এর সাথে এর যেকোনো সাদৃশ্য হারিয়ে যায়। শুধুমাত্র ট্রান্সমিটার-ভিত্তিক ইকুয়ালাইজেশন (ডি-অ্যাক্সেনচুয়েটিং) এবং রিসিভার ইকুয়ালাইজেশন (CTLE এবং DFE-এর একটি সমন্বয়) প্রয়োগ করেই PCIe 5.0 সিগন্যালটি সিস্টেম চ্যানেলের মধ্য দিয়ে যেতে পারে এবং রিসিভার দ্বারা সঠিকভাবে ব্যাখ্যা করা যেতে পারে। একটি PCIe 5.0 সিগন্যালের সর্বনিম্ন প্রত্যাশিত আই হাইট হলো ১০ মিলিভোল্ট (ইকুয়ালাইজেশন-পরবর্তী)। এমনকি একটি প্রায়-নিখুঁত লো-জিটার ট্রান্সমিটারের ক্ষেত্রেও, চ্যানেলের উল্লেখযোগ্য অ্যাটেনুয়েশন সিগন্যালের বিস্তারকে এমন পর্যায়ে কমিয়ে দেয় যে প্রতিফলন এবং ক্রসটক দ্বারা সৃষ্ট অন্য যেকোনো ধরনের সিগন্যাল ক্ষতি পূরণ করে আই পুনরুদ্ধার করা সম্ভব হয়।