PCIe 5.0 স্পেসিফিকেশনের ভূমিকা

• PCIe 5.0 স্পেসিফিকেশনের ভূমিকা

PCIe 4.0 স্পেসিফিকেশন 2017 সালে সম্পন্ন হয়েছিল, কিন্তু AMD এর 7nm Rydragon 3000 সিরিজ পর্যন্ত এটি ভোক্তা প্ল্যাটফর্মগুলি দ্বারা সমর্থিত ছিল না, এবং পূর্বে শুধুমাত্র সুপারকম্পিউটিং, এন্টারপ্রাইজ-শ্রেণির উচ্চ-গতির স্টোরেজ এবং নেটওয়ার্ক ডিভাইসগুলি PCIe 4.0 প্রযুক্তি ব্যবহার করা হয়েছিল।যদিও PCIe 4.0 প্রযুক্তি এখনও বড় আকারে প্রয়োগ করা হয়নি, PCI-SIG সংস্থা দীর্ঘদিন ধরে একটি দ্রুত PCIe 5.0 বিকাশ করছে, সংকেত হার বর্তমান 16GT/s থেকে দ্বিগুণ হয়ে 32GT/s হয়েছে, ব্যান্ডউইথ 128GB/ এ পৌঁছাতে পারে s, এবং সংস্করণ 0.9/1.0 স্পেসিফিকেশন সম্পন্ন হয়েছে।PCIe 6.0 স্ট্যান্ডার্ড টেক্সটের v0.7 সংস্করণ সদস্যদের কাছে পাঠানো হয়েছে এবং স্ট্যান্ডার্ডের বিকাশ ট্র্যাকে রয়েছে।PCIe 6.0-এর পিন রেট 64 GT/s-এ বাড়ানো হয়েছে, যা PCIe 3.0-এর থেকে 8 গুণ, এবং x16 চ্যানেলে ব্যান্ডউইথ 256GB/s-এর চেয়ে বড় হতে পারে।অন্য কথায়, PCIe 3.0 x8 এর বর্তমান গতি অর্জনের জন্য শুধুমাত্র একটি PCIe 6.0 চ্যানেল প্রয়োজন।যতদূর v0.7 উদ্বিগ্ন, PCIe 6.0 প্রাথমিকভাবে ঘোষিত বেশিরভাগ বৈশিষ্ট্য অর্জন করেছে, তবে পাওয়ার খরচ এখনও আরও উন্নত হয়েছেd, এবং মান নতুনভাবে L0p পাওয়ার কনফিগারেশন গিয়ার চালু করেছে।অবশ্যই, 2021 সালে ঘোষণার পরে, PCIe 6.0 বাণিজ্যিকভাবে 2023 বা 2024 সালে খুব তাড়াতাড়ি উপলব্ধ হতে পারে।উদাহরণস্বরূপ, PCIe 5.0 2019 সালে অনুমোদিত হয়েছিল, এবং এটি এখন শুধুমাত্র আবেদনের ক্ষেত্রে রয়েছে

আগের স্ট্যান্ডার্ড স্পেসিফিকেশনের সাথে তুলনা করে, PCIe 4.0 স্পেসিফিকেশন অপেক্ষাকৃত দেরিতে এসেছে।PCIe 3.0 স্পেসিফিকেশন 2010 সালে চালু করা হয়েছিল, PCIe 4.0 প্রবর্তনের 7 বছর পরে, তাই PCIe 4.0 স্পেসিফিকেশনের আয়ু কম হতে পারে।বিশেষ করে, কিছু বিক্রেতারা PCIe 5.0 PHY ফিজিক্যাল লেয়ার ডিভাইস ডিজাইন করতে শুরু করেছে।

PCI-SIG সংস্থা আশা করে যে দুটি মান কিছু সময়ের জন্য সহাবস্থান করবে এবং PCIe 5.0 প্রধানত উচ্চ থ্রুপুট প্রয়োজনীয়তা সহ উচ্চ-পারফরম্যান্স ডিভাইসগুলির জন্য ব্যবহৃত হয়, যেমন AI এর জন্য Gpus, নেটওয়ার্ক ডিভাইস, এবং এর মানে হল PCIe 5.0 ডেটা সেন্টার, নেটওয়ার্ক এবং HPC পরিবেশে উপস্থিত হওয়ার সম্ভাবনা বেশি।কম ব্যান্ডউইথ প্রয়োজনীয় ডিভাইস, যেমন ডেস্কটপ, PCIe 4.0 ব্যবহার করতে পারে।

PCIe 5.0-এর জন্য, সিগন্যালের হার PCIe 4.0′-এর 16GT/s থেকে 32GT/s-এ বৃদ্ধি করা হয়েছে, এখনও 128/130 এনকোডিং ব্যবহার করে, এবং x16 ব্যান্ডউইথ 64GB/s থেকে 128GB/s-এ বৃদ্ধি করা হয়েছে৷

ব্যান্ডউইথ দ্বিগুণ করার পাশাপাশি, PCIe 5.0 অন্যান্য পরিবর্তন আনে, বৈদ্যুতিক নকশা পরিবর্তন করে সিগন্যালের অখণ্ডতা, PCIe-এর সাথে পিছিয়ে থাকা সামঞ্জস্যতা এবং আরও অনেক কিছু।এছাড়াও, PCIe 5.0 নতুন মানগুলির সাথে ডিজাইন করা হয়েছে যা দীর্ঘ দূরত্বে লেটেন্সি এবং সংকেত ক্ষয় কমায়।

PCI-SIG সংস্থাটি এই বছর Q1-এ স্পেসিফিকেশনের 1.0 সংস্করণ সম্পূর্ণ করার প্রত্যাশা করে, কিন্তু তারা মানগুলি বিকাশ করতে পারে, কিন্তু যখন টার্মিনাল ডিভাইস বাজারে চালু করা হয় তখন তারা নিয়ন্ত্রণ করতে পারে না এবং এটি প্রথম PCIe 5.0 প্রত্যাশিত। ডিভাইসগুলি এই বছর আত্মপ্রকাশ করবে, এবং আরও পণ্য 2020 সালে উপস্থিত হবে। যাইহোক, উচ্চ গতির প্রয়োজনীয়তা স্ট্যান্ডার্ড বডিকে পিসিআই এক্সপ্রেসের পরবর্তী প্রজন্মকে সংজ্ঞায়িত করতে প্ররোচিত করেছে।PCIe 5.0 এর লক্ষ্য হল স্বল্পতম সময়ে স্ট্যান্ডার্ডের গতি বাড়ানো।তাই, PCIe 5.0 কে ডিজাইন করা হয়েছে অন্য কোন উল্লেখযোগ্য নতুন বৈশিষ্ট্য ছাড়াই PCIe 4.0 স্ট্যান্ডার্ডে গতি বাড়ানোর জন্য।

উদাহরণ স্বরূপ, PCIe 5.0 PAM 4 সংকেত সমর্থন করে না এবং শুধুমাত্র PCIe স্ট্যান্ডার্ডকে 32 GT/s সমর্থন করতে সক্ষম করার জন্য প্রয়োজনীয় নতুন বৈশিষ্ট্য অন্তর্ভুক্ত করে।

হার্ডওয়্যার চ্যালেঞ্জ

PCI এক্সপ্রেস 5.0 সমর্থন করার জন্য একটি পণ্য প্রস্তুত করার প্রধান চ্যালেঞ্জ চ্যানেলের দৈর্ঘ্যের সাথে সম্পর্কিত হবে।সিগন্যালের হার যত দ্রুত হবে, পিসি বোর্ডের মাধ্যমে প্রেরিত সিগন্যালের ক্যারিয়ার ফ্রিকোয়েন্সি তত বেশি।দুই ধরনের শারীরিক ক্ষতি প্রকৌশলীরা PCIe সংকেত প্রচার করতে পারে তা সীমাবদ্ধ করে:

· 1. চ্যানেলের মনোযোগ

· 2. পিন, সংযোগকারী, থ্রু-হোল এবং অন্যান্য কাঠামোর প্রতিবন্ধকতা বিচ্ছিন্নতার কারণে চ্যানেলে প্রতিফলন ঘটে।

PCIe 5.0 স্পেসিফিকেশন 16 GHz এ -36dB অ্যাটেন্যুয়েশন সহ চ্যানেল ব্যবহার করে।ফ্রিকোয়েন্সি 16 GHz 32 GT/s ডিজিটাল সিগন্যালের জন্য Nyquist ফ্রিকোয়েন্সি উপস্থাপন করে।উদাহরণস্বরূপ, যখন PCIe5.0 সংকেত শুরু হয়, তখন এটির একটি সাধারণ পিক-টু-পিক ভোল্টেজ 800 mV থাকতে পারে।যাইহোক, প্রস্তাবিত -36dB চ্যানেলের মধ্য দিয়ে যাওয়ার পরে, খোলা চোখের সাথে যে কোনও সাদৃশ্য হারিয়ে যায়।শুধুমাত্র ট্রান্সমিটার ভিত্তিক সমতা (ডি-অ্যাকসেন্টুয়েটিং) এবং রিসিভার ইকুয়ালাইজেশন (CTLE এবং DFE এর সংমিশ্রণ) প্রয়োগ করে PCIe5.0 সিগন্যাল সিস্টেম চ্যানেলের মধ্য দিয়ে যেতে পারে এবং রিসিভার দ্বারা সঠিকভাবে ব্যাখ্যা করা যেতে পারে।PCIe 5.0 সিগন্যালের ন্যূনতম প্রত্যাশিত চোখের উচ্চতা হল 10mV (পরবর্তী সমীকরণ)।এমনকি কাছাকাছি-নিখুঁত কম-জিটার ট্রান্সমিটারের সাথেও, চ্যানেলের উল্লেখযোগ্য টেনশন সিগন্যালের প্রশস্ততাকে এমন বিন্দুতে কমিয়ে দেয় যেখানে প্রতিফলন এবং ক্রসস্ট্যাকের কারণে সৃষ্ট অন্য যেকোনো ধরনের সংকেত ক্ষতি চোখ পুনরুদ্ধার করার জন্য বন্ধ করা যেতে পারে।